本站原创本书涵盖了面向SoC(SystemonChip,片上系统)处理器的集成综合器电路设计的论题,采取了一种更为全局的设计观念来考察电路级和体系结构级的设计空间.书中的论述十分广泛,而且包括电路理论和锁相环反馈控制理论的综述.在电路级方面,讨论包括深亚微米数字CMOS过程的低功耗模拟设计、供电噪声效应、设备噪声；在体系结构级方面的论述,涵盖了连续时间和离散时间模型的锁相环分析,以及锁相行为的细节分析.还有一些章节对特定的时钟生成器模块做了电路级和系统结构级的深入描述,其中包括高供电噪声屏蔽的锁相环电路、体系结构和数字锁相环体系结构,考察了为离散时间模拟部件产生低失真采样时钟的方法.这里所说的锁相环包括希格马一代尔塔N分锁相环、直接数字综合(DDS、Di－rectDigitalSynthesis)技术和锁相环的非常规应用.本书讨论的面向测试的设计(DFT、DesignforTest),其中包括锁相环的精确测量滤波器方法和嵌入式测试(BIST、Built-in-self-test)技术.最后讨论了与SoC设计相关的时钟论题,例如多时钟域的接口和分频率,以及采用延迟锁相环(DLL、Delay-lockedLoop)的精确时钟相产生理论.书中包括很多实际应用的例子,以及对现代设计者很有用的系统级、体系结构级和电路级的实际设计经验.
全书包括9章.第1章导言,介绍一般的SoC理论；第2章锁相环概念,介绍锁相环的一般结构和几种不同的锁相环；第3章低功耗模拟CMOS设计,介绍MOS管和低功耗设计,为后面章节提供基础知识；第4章锁相环的滤波分析,介绍各种噪声效应；第5章低噪声锁相环,介绍不同频率的锁相环；第6章数字锁相环设计,介绍数字滤波技术；第7章DSP时钟生成器体系结构；第8章锁相环的可测试性设计,介绍各种锁相环的可测试性技术；第9章始终分频和时钟差,介绍分频及其相关论题的研究.
本书适合电子工程和电子信息的研究生和研究人员阅读参考.
丁 丹,硕士生
(中国科学院计算技术研究所)